Naudoji reference designus kaip pagrinda ivertinus pridarytas pievas , pasilieki kruva komponentu liniju suderinimui pagal dede Smidta i reikiama bangine varza, poto modeliuoji kazkiek su Microvawe offisu, poto ismetai ko nereikia ir bandai pritraukti jau i galutini pcb varianta , poto matai kad blogas EVM , poto galia per maza signalo poto viska perdarai is naujo ir turi rezulta ;-) Poto darai oficialius RF testus ir matai kad IQ signalo EVM islenda kokiu 1% is ribu tada darai viska is naujo kol padarai ;) Zoles nerukau (multifiksa tik), bet 30 metu RF praktikos turiu ;-) > Kai man atrodo (pradeda atrodyti), kad nieko ten sudetingo, tai suprantu > (pradedu suprasti), kad mazai suprantu... ;-) > Improvizuotu bangolaidziu (CPWG?) design'as nupiltas nuo evaluation board > design'o, tikintis, kad "veikia/veiks ir nieko ten sudetingo", > sumodeliuotas kokio soft'o, kad visumoje daroma isvada "nieko sudetingo > ten nera", ar vis tik suprojektuotas is mikrobanginiu sistemu, konkreciai > CPWG ziniu, aibes design guideline'u skaitymo, kuriuos isisavinant reikejo > daug zoles..., kol is tikruju gali pasakyti, kad nieko sudetingo ten nera, > nors taip ir nera...? > Nuo to priklauso kokio rimtumo RF *projektuotojo* pats ieskai. Nes tie, > kurie raso soft'a ir design guideline'us, kuria evalutaion board design'us > ir kurie galetu projektuoti RF dali, svelniai tariant skiriasi nuo tu, > kurie pagal tuos design guidelin'us ar nupyle evaluation board design'a > lipdo... > > p.s. as i RF guru nepretenduoju, bet kiek teko to mikrobangu mokslo > atsikasti, tai zinau, kad ten -- *sudetinga*, jei tikrai (o ne > apgraibomis) supranti ka darai ir kas vyksta...