as naudoju misru metoda- darausi kaladeles verilog kalboje, jungiu jas schemoje. Todel, kad mano mastymas vaizdinis ir ta blokine schema leidzia susigaudyti kas ir kaip. O grynai tekstinis projektas sunkiai atburiamas... VHDL taip ir neismokau. Taciau copy-paste pasinaudojam ir VHDL :) -- Bye, Levas -- http://www.vabolis.lt - elektronika ir siaip "Darius-B" <darius-b(...)@takas.lt> wrote in message news:ii4gq1$1tg$1@trimpas.omnitel.net... > Galvoju pradziai reiketu apsispresti VHDL ar Verilog, galima ir abu kartu, > bet tikrai nerekomenduoju eiti lengviausiu keliu : el. schemos. > > "edy" <edy@edy.ed> wrote in message news:ii4gau$1bu$1@trimpas.omnitel.net... >> Interneta turiu. Naudoju. >> Bet sakau, gal kazkas pasidalintu jau turima patirtim: siais laikais >> pagrindine problema - atsirinkti informacija. >> >> >> "Levas" <blas@sss.com> wrote in message >> news:ii4ft6$vu$1@trimpas.omnitel.net... >>> nuo interneto ir devboardo nusipirkimo. >>> >>> -- >>> Bye, Levas >>> -- >>> http://www.vabolis.lt - elektronika ir siaip >>> "edy" <edy@edy.ed> wrote in message >>> news:ii4f59$vri$1@trimpas.omnitel.net... >>>> Nuo ko patartumet pradet pazinti su FPGA ? >>>> Gal kokios geros literaturos ta tema turit pasiulyt? >>>> >>>> >> >> > >