> vienas isejimo -12v neleis atsirasti signalui ant varzos nepriklausomai nuo kito isejimo. Jei darysi kultūringai, su RS232<->TTL keitikliais, ta pati dilema bus TTL pusėje. Loginis uždavinys: jei vienas outputas pradeda siųsti simbolį ir padavė start bitą, o kitas tuo metu baigia siųsti simbolį ir padavė stop bitą, kas turi gautis? -- saimhe