Tema: Re: Bedos su RAM
Autorius: CodeC
Data: 2009-08-07 09:37:00
On 08/06/2009 03:57 PM, Tomas D. (work) wrote:
>> http://www.atmel.com/dyn/resources/prod_documents/doc6221.pdf
>>
>> 21.4.1 SDRAM Device Initialization
>> (ar tikrai, *tikrai* taip ir vyksta?)
>
> Tai daro SAM-BA, manau taip ir vyksta, nieko nekeiciau.

biski tingiu gilintis i visus niuansus, bet kadangi paciam teko 
paleidineti SDRAM kontroleriu pora tai nesistebiu kad neveikia.

SDRAM turi sukonfiguruoti boot loaderis, pries kraunant OS.
SDRAM nera 'tupas' chipas, su juo SDRAM kontroleris 'pasisneka' ir 
'susitaria' pagrindinius timing parametrus. Jei gaunasi neatitikimas, 
kad kazkuri puse kazko nepalaiko, SDRAM neveiks. Ta pasisnekejima 
inicijuoti turi boot loaderis rasydamas i SDRAM kontrolerio registrus 
tan tikras komandas. Pavyzdys eigos kaip konfiginamas i.MXL SDRAM 
kontroleris:


	/* SDRAM controller init */
	ldr  	r1, =SDCTL0

	/*  Set Precharge Command */
	ldr  	r3, =PRECHARGE
	str  	r3, [r1]

	/* Issue Precharge All Commad */
	ldr	r3, =PRECHARGE_ALL
	ldr	r2, [r3]

	/* Set AutoRefresh Command */
	ldr	r3, =AUTOREFRESH
	str	r3, [r1]

	/* Issue AutoRefresh Command */
	ldr	r3, =RAM_BASE
	ldr	r2, [r3]
	ldr	r2, [r3]
	ldr	r2, [r3]
	ldr	r2, [r3]
	ldr	r2, [r3]
	ldr	r2, [r3]
	ldr	r2, [r3]
	ldr	r2, [r3]

	/* Set Mode Register Command */
	ldr  	r3, =SETMODE
	str  	r3, [r1]

	/* Issue Mode Register Command */
	ldr  	r3, =ISSUEMODE
	ldr  	r2, [r3]

	/* Set Normal Mode */
	ldr  	r3, =NORMALMODE
	str  	r3, [r1]

Va sitas "set mode register" rezimas yra palaikomas visu standartiniu 
SDRAM chipu. Ji nustacius SDRAM kontroleriui paduodamas ISSUEMODE 
parametru rinkinys, pagal juos jisai 'derinasi' su SDRAM chipu kokius 
taimingu parametrus naudos. Jei nesusitaria tada pilasi klaidos.
Turbut neka padejau, bet paleisti teisingai SDRAM kontroleri net ir 
suprantant ir turint datasheetus yra nemazas galvos skausmas.

>
>> 21.6.3 SDRAMC Configuration Register
>>
>> Tik pa(si)tikslinu:
>>
>> pirmajam SDRAM'ui *galbût* reikëtø CAS 2, refresh rate 7,8 us, write
>> recovery 2
>>
>> antrajam SDRAM'ui reikëtø CAS 3, refresh rate 7,8 us, taèiau write
>> recovery 3 (min 20 ns @CLK 7,5 ns)
>>
>
> Nu kaip, visa ta nustato SAM-BA. As dabar sudejau CAS=3 chipus, bent kaip
> supratau is uzraso (3-3-3). Is kitos puses, tai tie chipai gi buna poromis,
> turi but vienodi. Nors tie Micron SDRAM'ai kazkaip CAS/RAS programuojami.
> Neisigilinau butent i tuos chipus.
>
>> Paieðkok ir pats daugiau skirtumø/nustatomø parametrø.
>
> Placiau apie visa tai:
> http://www.atmel.com/dyn/resources/prod_documents/doc6256.pdf
> Turetu tikt ir CL=3 SDRAM'as. Dar ziuriu adresus oscilografu, sutikrinsiu su
> veikianciu devboardu. Jei ne, tai ieskosiu kur tie nustatymai gali samboj
> but.
>
>