> Ar lengva suderint FPGA clock'a su SPI SCK, jei FPGA leidziu slave'u? 
> Juolab FPGA clockas buna 50MHz, SPI is atmegos koks 4MHz. Ieskau kur kokio 
> gero manualo visokiu interfeisu temom :)

Cia paprasta. Padarai SPI kontroleri FPGA'ejuje ir prie sio kontrolerio 
sisteminio CLK signalo prijungi SPI magistrales CLK signala. Atmegoj 
sukonfiguruoji, taip, kad SPI CLK kylancio fronto metu SPI duomenu linijoj 
jau butu nusistovejes duomenu bitas. Toliau, i kitus FPGA modulius gautus 
duomenis perduosi panaudodamas kad ir koki FIFO, arba, kitas variantas - 
padaryt CLK domenu sinchronizacija.

-- 
====================================
cust.software@gmail.com
Programavimo darbai:
  draiveriu, isorines aparaturos valdymo
  programu ir pan. rasymas (Win, Linux
  OS; PC, embedded platformos).
Elektronines aparaturos kurimo darbai,
CPLD, FPGA programavimas.
P.S. Paversime Jusu kompiuteri bet kuo :)
====================================